An ohmic contact of semiconductor and its manufacturing method are disclosed. The present invention provides a low resistivity ohmic contact so as to improve the performance and reliability of the semiconductor device. This ohmic contact is formed by first coating a transition metal and a noble metal on a semiconductor material; then heat-treating the transition metal and the noble metal in an oxidizing environment to oxidize the transition metal. In other words, this ohmic contact primarily includes a transition metal oxide and a noble metal. The oxide in the film can be a single oxide, or a mixture of various oxides, or a solid solution of various oxides. The metal of the film can be a single metal, or various metals or an alloy thereof. The structure of the film can be a mixture or a laminate or multilayered including oxide and metal. The layer structure includes at least one oxide layer and one metal layer, in which at least one oxide layer is contacting to semiconductor.

Een ohmic contact van halfgeleider en zijn productiemethode worden onthuld. De onderhavige uitvinding verstrekt een laag weerstandsvermogen ohmic contact om de prestaties en de betrouwbaarheid van het halfgeleiderapparaat te verbeteren. Dit ohmic contact wordt gevormd door eerste deklaag een overgangsmetaal en een edel metaal op een halfgeleidermateriaal; dan hitte-behandelend het overgangsmetaal en het edele metaal in een oxyderend milieu om het overgangsmetaal te oxyderen. Met andere woorden, omvat dit ohmic contact hoofdzakelijk een oxyde van het overgangsmetaal en een edel metaal. Het oxyde in de film kan één enkel oxyde, of een mengsel van diverse oxyden, of een stevige oplossing van diverse oxyden zijn. Het metaal van de film kan één enkel metaal, of diverse metalen of daarvan een legering zijn. De structuur van de film kan een mengsel of gelamineerd of multilayered met inbegrip van oxyde en metaal zijn. De laagstructuur omvat minstens één oxydelaag en één metaallaag, waarin minstens één oxydelaag aan halfgeleider contacteert.

 
Web www.patentalert.com

< (none)

< Nonvolatile ferroelectric memory device and circuit for driving the same

> Timing-insensitive glitch-free logic system and method

> (none)

~ 00021