A processor (16) is disclosed that has real-time execution control for debug functions. The processor (16) includes processor circuitry operable to execute embedded code (19) where the embedded code includes background code and foreground code. The processor (16) also includes debug circuitry interfacing with the processor circuitry and operable to communicate with a debug host (12). The debug circuitry is operable to receive a debug halt command from the debug host (12). After receipt of the debug halt command, the processor circuitry is operable to suspend execution of the embedded code (19) to allow debug of the embedded code (19). The processor circuitry is further operable, while execution of the embedded code (19) is suspended, to respond to an enabled interrupt by executing foreground code associated with the enabled interrupt. In one embodiment, the debug circuitry has a run state machine indicating execution control directives by the debug host, and the processor circuitry has an execution state machine indicating execution of instructions by the processor circuitry.

Ένας επεξεργαστής (16) αποκαλύπτεται που έχει το σε πραγματικό χρόνο έλεγχο εκτέλεσης για να διορθώσει τις λειτουργίες. Ο επεξεργαστής (16) περιλαμβάνει τα στοιχεία κυκλώματος επεξεργαστών λειτουργικά για να εκτελέσει τον ενσωματωμένο κώδικα (19) όπου ο ενσωματωμένος κώδικας περιλαμβάνει τον κώδικα υποβάθρου και τον κώδικα πρώτου πλάνου. Ο επεξεργαστής (16) επίσης περιλαμβάνει διορθώνει τα στοιχεία κυκλώματος που διασυνδέουν με τα στοιχεία κυκλώματος επεξεργαστών και λειτουργικός για να επικοινωνήσουν με διορθώστε τον οικοδεσπότη (12). Διορθώστε τα στοιχεία κυκλώματος είναι λειτουργικός για να λάβει διορθώνει την εντολή στάσης από διορθώνει τον οικοδεσπότη (12). Αφότου διορθώνει η παραλαβή την εντολή στάσης, τα στοιχεία κυκλώματος επεξεργαστών είναι λειτουργικά για να αναστείλουν την εκτέλεση του ενσωματωμένου κώδικα (19) για να επιτρέψουν διορθώνουν του ενσωματωμένου κώδικα (19). Τα στοιχεία κυκλώματος επεξεργαστών είναι περαιτέρω λειτουργικά, ενώ η εκτέλεση του ενσωματωμένου κώδικα (19) αναστέλλεται, για να αποκριθούν επιτρεμμένη διακόπτουν με την εκτέλεση του κώδικα πρώτου πλάνου που συνδέεται με επιτρεμμένη διακόπτουν. Σε μια ενσωμάτωση, διορθώστε τα στοιχεία κυκλώματος έχει μια κρατική μηχανή τρεξίματος που δείχνει τις οδηγίες ελέγχου εκτέλεσης από να διορθώσει τον οικοδεσπότη, και τα στοιχεία κυκλώματος επεξεργαστών έχουν μια κρατική μηχανή εκτέλεσης που δείχνει την εκτέλεση των οδηγιών από τα στοιχεία κυκλώματος επεξεργαστών.

 
Web www.patentalert.com

< (none)

< Growth of GaN on Si substrate using GaSe buffer layer

> Register transfer level power optimization with emphasis on glitch analysis and reduction

> (none)

~ 00021