The inventive semiconductor memory device comprises a synchronous circuit formed by a PLL circuit requiring precise operations, an internal circuit group and a VDC circuit. The VDC circuit, a capacitor, a PMOS transistor for a dummy current and an NMOS transistor serving as a high impedance element are arranged for the synchronous circuit. The VDC circuit is arranged for the internal circuit group. The VDC circuit eliminates power supply noise. The PMOS transistor stabilizes the operation of a differential amplifier of the VDC circuit. The capacitor keeps potential difference between a power supply side and a GND side constant. The NMOS transistor stabilizes the voltage on the GND side.

Le dispositif inventif de mémoire à semiconducteurs comporte un circuit synchrone constitué par un circuit de PLL exigeant des opérations précises, un groupe de circuit interne et un circuit de volts continu. Le circuit de volts continu, un condensateur, un transistor de PMOS pour une portion factice courante et de NMOS de transistor comme élément élevé d'impédance sont arrangés pour le circuit synchrone. Le circuit de volts continu est arrangé pour le groupe de circuit interne. Le circuit de volts continu élimine le bruit d'alimentation d'énergie. Le transistor de PMOS stabilise le fonctionnement d'un amplificateur différentiel du circuit de volts continu. Le condensateur garde la différence potentielle entre un côté d'alimentation d'énergie et une constante latérale de la terre. Le transistor de NMOS stabilise la tension du côté de la terre.