In a semiconductor memory device enabling to lower the source voltage, bit
lines (BL) of a memory cell array (11) are selected by a column gate (12)
and connected to sense amplifiers (13). Each sense amplifier (13) includes
an operational amplifier (OP) having a sense node (SA) as one of its input
terminals and a reference node (RE)to be shared with other sense
amplifiers (13) as its other input terminal, an NMOS transistor (QN01) as
a current source load interposed between the sense node (SA) and a power
source (VCC) for each operational amplifier (OP), an NMOS transistor
(QN02) as a current source load interposed between the reference node
(REF) and the power source (VCC) for each operational amplifier (OP), and
a reference voltage generating circuit (21) connected to the reference
node (REF) and shared with other sense amplifiers (13) to generate a
reference voltage of an intermediate level between voltages of two-valued
data output to the sense node SA.
In einer Halbleiterspeichervorrichtung ermöglichend, die Quellspannung zu senken, werden Spitze Linien (Querstation) einer Speicherzelle Reihe (11) durch ein Spalte Gatter (12) vorgewählt und angeschlossen an Richtung Verstärker (13). Jeder Richtung Verstärker (13) schließt einen funktionsfähigen Verstärker (OP) einen Richtung Nullpunkt (SA) da einer seiner Eingang Anschlüß und einen Bezugsnullpunkt habend mit ein (RE)to wird mit anderen Richtung Verstärkern (13) als sein anderer Eingang Anschluß, NMOS Transistor (QN01) als gegenwärtige Quelllast geteilt, die zwischen dem Richtung Nullpunkt (SA) vermittelt wird und einer Energiequelle (VCC) für jeden funktionsfähigen Verstärker (OP), NMOS Transistor (QN02) als gegenwärtige Quelllast, die zwischen dem Bezugsnullpunkt (Hinweis) vermittelt wird und der Energiequelle (VCC) für jeden funktionsfähigen Verstärker (OP) und Bezugsspannung, die den Stromkreis erzeugt (21), der angeschlossen wird zu der Bezugsnullpunkt (Hinweis) und geteilt mit anderen Richtung Verstärkern (13), um eine Bezugsspannung eines Zwischenniveaus zwischen Spannungen des zwei-bewerteten Datenausganges zu Richtung Nullpunkt SA zu erzeugen.
