A data generator generating a data stream having a first data generation unit and a second data generation unit. The first data generation unit recording data on a recording medium with a first recording density. The first and second units encoding input digital data in accordance with a first error correction coding to generate a first check parity, making a unit block having a data area and the first check parity provided at an end of data area, and dividing the unit block. The first unit providing a sync pattern at a head of each of the first divided areas to obtain a first data stream. The second data generation unit recording data on a recording medium with a second recording density. The second unit providing a sync pattern at a head of the unit block to obtain a second data stream.

Un generador de los datos que genera una secuencia de datos que tiene una primera unidad de la generación de los datos y una segunda unidad de la generación de los datos. Los primeros datos de la grabación de la unidad de la generación de los datos sobre un medio de la grabación con una primera densidad de grabación. Las primeras y segundas unidades que codifican datos digitales de la entrada de acuerdo con una primera codificación de corrección de error para generar una paridad del primer cheque, haciendo que una unidad bloquea tener un área de datos y la paridad del primer cheque proporcionadas en un final del área de datos, y dividir el bloque de la unidad. La primera unidad que proporcionaba un patrón de la sinc. en un jefe de cada uno del primer dividió áreas para obtener una primera secuencia de datos. Los segundos datos de la grabación de la unidad de la generación de los datos sobre un medio de la grabación con una segunda densidad de grabación. La segunda unidad que proporciona un patrón de la sinc. en un jefe del bloque de la unidad para obtener una segunda secuencia de datos.

 
Web www.patentalert.com

< (none)

< Threshold element and method of designing the same

> Apparatus and method for generating addresses in a built-in self memory testing circuit

> (none)

~ 00024