An enhanced memory algorithmic processor ("MAP") architecture for multiprocessor computer systems comprises an assembly that may comprise, for example, field programmable gate arrays ("FPGAs") functioning as the memory algorithmic processors. The MAP elements may further include an operand storage, intelligent address generation, on board function libraries, result storage and multiple input/output ("I/O") ports. The MAP elements are intended to augment, not necessarily replace, the high performance microprocessors in the system and, in a particular embodiment of the present invention, they may be connected through the memory subsystem of the computer system resulting in it being very tightly coupled to the system as well as being globally accessible from any processor in a multiprocessor computer system.

Un'architettura algoritmica aumentata del processor di memoria ("PROGRAMMA") per i sistemi di elaborazione del multiprocessore contiene un complessivo che può contenere, per esempio, gli allineamenti di cancello programmabili del campo ("FPGAs") che funzionano come i processor algoritmici di memoria. Gli elementi del PROGRAMMA possono più ulteriormente includere un immagazzinaggio di operando, una generazione intelligente di indirizzo, a bordo lle biblioteche di funzione, un immagazzinaggio di risultato e gli orificii multipli dell'ingreso/uscita ("I/O"). Gli elementi del PROGRAMMA sono intesi per aumentare, non necessariamente sostituire, i microprocessori di rendimento elevato nel sistema e, in un procedimento particolare di presente invenzione, possono essere collegati con il sottosistema di memoria del sistema di elaborazione con conseguente esso che è accoppiato molto strettamente al sistema così come essere globalmente accessibili da tutto il processor in un sistema di elaborazione del multiprocessore.