A method and system for monitoring the performance of a processor to detect a set of frequently accessed memory items is provided. A memory region to be monitored is selected and divided into an upper half monitored memory region and a lower half monitored memory region. Memory accesses to the upper half monitored memory region and memory accesses to the lower half monitored memory region are counted during a measurable interval. In response to the count of memory accesses to the upper half monitored memory region being greater than the count of memory accesses to the lower half monitored memory region, the monitored memory region is updated to be equal to the upper half monitored memory region. In response to the count of memory accesses to the lower half monitored memory region being greater than the count of memory accesses to the upper half monitored memory region, the monitored memory region is updated to be equal to the lower half monitored memory region. The steps of updating, dividing, and counting memory accesses to the monitored memory region during a measurable interval are repeated for a number of iterations in order to identify a frequently accessed memory region. As a set of instruction executes in the processor, a performance monitor may count the memory accesses and provide the numbers for optimization analysis.

Un metodo e un sistema per il controllo delle prestazioni di un processor per rilevare un insieme degli articoli frequentemente raggiunti di memoria è fornito. Una regione di memoria da controllare è selezionata e divisa in una regione di memoria controllata superiore ed in una regione di memoria controllata della metà inferiore. Gli accessi di memoria alla regione di memoria controllata superiore e gli accessi di memoria alla regione di memoria controllata della metà inferiore sono contati durante l'intervallo misurabile. In risposta al conteggio degli accessi di memoria alla regione di memoria controllata superiore che è più grande del conteggio degli accessi di memoria alla regione di memoria controllata della metà inferiore, la regione di memoria controllata è aggiornata per essere uguale alla regione di memoria controllata superiore. In risposta al conteggio degli accessi di memoria alla regione di memoria controllata della metà inferiore che è più grande del conteggio degli accessi di memoria alla regione di memoria controllata superiore, la regione di memoria controllata è aggiornata per essere uguale alla regione di memoria controllata della metà inferiore. I punti di aggiornamento, di divisione e di conteggio degli accessi di memoria alla regione di memoria controllata durante l'intervallo misurabile sono ripetuti per un certo numero di ripetizioni per identificare una regione di memoria frequentemente raggiunta. Mentre un insieme di istruzione esegue nel processor, un video di prestazioni può contare gli accessi di memoria e fornire i numeri per analisi di ottimizzazione.