A nonvolatile ferroelectric memory has a plurality of bitlines, a plurality of wordlines and plate lines formed in a direction crossing the bitlines, and a reference bitline on one side of the plurality of bitlines. A cell array has a plural repetition of the plurality of bitlines and the reference bitline on one side thereof, a sense amplifier array having a plurality of sense amplifiers for sensing data on the bitlines and the reference bitlines in the cell array, a wordline and plateline driver for selective application of driving signals to the wordlines and the platelines, and a switching unit for selective turning on/off of the bitlines, the reference bitlines, and the input/output nodes on the sense amplifier array, whereby improving chip operation performance and lifetime of the chip.

Ein permanentes ferroelectric Gedächtnis hat eine Mehrzahl von bitlines, eine Mehrzahl von wordlines und von Platte Linien, die in einer Richtung gebildet werden, welche die bitlines kreuzt, und ein Bezugsbitline auf einer Seite der Mehrzahl von bitlines. Ein Zellenträger hat eine plural Wiederholung der Mehrzahl von bitlines und Bezugsbitline auf einer Seite davon, der Richtung Verstärkerreihe, die eine Mehrzahl der Richtung Verstärker für Abfragung Daten bezüglich der bitlines und die Bezugsbitlines im Zellenträger haben, des wordline und des plateline Treibers für vorgewählte Anwendung der treibenden Signale zu den wordlines und die platelines, und der Umschalteinheit für das vorgewählte Drehen AN/AUS von den bitlines, von den Bezugsbitlines und von den Input/Output Nullpunkten auf der Richtung Verstärkerreihe, hingegen, Spanbetrieb Leistung und Lebenszeit des Spanes verbessernd.