The present invention relates to a column redundancy circuit for a semiconductor memory which can facilitate a high integration semiconductor circuit whose memory array is divided into a plurality of array units to be properly operated at a high frequency. The plurality of array units in the memory array include a plurality of normal memory cells and a plurality of redundancy memory cells. The normal data stored in the plurality of normal memory cells and the redundancy data stored in the plurality of redundancy memory cells are outputted through a local normal input/output line and a local redundancy input/output line, respectively. The column redundancy unit outputs a redundancy enable signal according to a column address, a row address, and a state of a fuse. The normal data stored in the plurality of normal memory cells or the redundancy data stored in the plurality of redundancy memory cells is selected according to a logical state of the redundancy enable signal, and outputted to a main amplifier via a global input/output line.

A invenção atual relaciona-se a um circuito da redundância da coluna para uma memória de semicondutor que possa facilitar um circuito de semicondutor elevado da integração cuja a disposição da memória seja dividida em um plurality das unidades da disposição a ser operadas corretamente em uma alta freqüência. O plurality de unidades da disposição na disposição da memória inclui um plurality de pilhas de memória normais e um plurality de pilhas de memória da redundância. Os dados normais armazenados no plurality de pilhas de memória normais e os dados da redundância armazenados no plurality de pilhas de memória da redundância são outputted através de uma linha normal local do input/output e de uma linha local do input/output da redundância, respectivamente. A unidade da redundância da coluna outputs uma redundância permite o sinal de acordo com um endereço de coluna, um endereço da fileira, e um estado de um fusível. Os dados normais armazenados no plurality de pilhas de memória normais ou os dados da redundância armazenados no plurality de pilhas de memória da redundância são selecionados de acordo com um estado lógico da redundância permitem o sinal, e outputted a um amplificador principal através de uma linha global do input/output.