When a first data bus line and a second data bus line as a pair are used as a complementary bus, a complementary data signal ZDATA1 is provided to the second data bus line, and an output buffer circuit that becomes unnecessary is rendered inactive. On the other hand, when the first and second data bus lines are used as two single data buses, a differential amplifier transmits two data signals without amplification to the first and second data bus lines. A data signal DATA2 is provided to the second data bus line. The output buffer circuit is activated, and a data signal ZDATA2 is output from an output node.

Когда первая линия шины данных и вторая линия шины данных как пара использованы как комплементарная шина, комплементарный сигнал ZDATA1 данных снабжен вторая линия шины данных, и цепь буфера выхода которая будет ненужной представлена бездействующе. С другой стороны, когда первые и вторые линии шины данных использованы как 2 одиночных шины данных, дифференциальный усилитель передает 2 сигнала данных без амплификации к первым и вторым линиям шины данных. Сигнал DATA2 данных снабжен вторая линия шины данных. Цепь буфера выхода активирована, и сигнал ZDATA2 данных от узла выхода.

 
Web www.patentalert.com

< (none)

< Column redundancy circuit for semiconductor memory

> Transformerless high voltage inverter using a fourth-order impedance network

> (none)

~ 00025