In a non-volatile semiconductor memory, a large current can be flowed through the memory cell during reading. The number of the column lines can be reduced. The electron injection to the floating gates of the respective memory cells is averaged to reduce the dispersion of the threshold voltages thereof. The electron emission from the floating gates of the respective memory cells is also averaged to reduce the dispersion of the threshold voltages thereof. An increase in chip size due to latch circuits can be prevented. By noting that either of a plurality of "0" or "1" of the binary data are stored much in the memory cells of the memory cell bundle or block, a negative threshold voltage is allocated to the memory cells for storing the more bit side data of the binary data. A single column line is used in common for the two adjacent memory blocks. To inject electrons to the floating gates of the memory cells, voltage is increased gradually and stopped when electrons have been injected up to a predetermined injection rate. Electrons are once emitted from the floating gates, and thereafter the electrons are injected again to store one of a binary data. Further, the data latch circuits can be formed at any positions remote from the memory cell array.

В слаболетучей памяти полупроводника, большое течение можно пропустить через ячейкы памяти во время чтения. Число линий колонки можно уменьшить. Впрыска электрона к плавая стробам соответственно ячейкы памяти усреднена для уменьшения рассеивания напряжений тока порога thereof. Излучение электрона от плавая стробов соответственно ячейкы памяти также усреднено для уменьшения рассеивания напряжений тока порога thereof. Увеличение в размере обломока должном к цепям защелки можно предотвратить. Путем замечать что или множественности "0" или "1" бинарных данных храньте много в ячейкы памяти пачки ячейкы памяти или блока, отрицательное напряжение тока порога размещано к ячейкы памяти для хранить больше данных по стороны бита бинарных данных. Одиночная линия колонки использована в общем для 2 смежных блоков памяти. Для того чтобы впрыснуть электроны к плавая стробам ячейкы памяти, напряжение тока увеличено постепенно и остановлено когда электроны были впрыснуты до предопределенного тарифа впрыски. Электроны раз испущены от плавая стробов, и в дальнейшем электроны впрыснуты снова для того чтобы хранить один из бинарных данных. Более потом, цепи защелки данных можно сформировать на всех положениях дистанционных от блока ячейкы памяти.

 
Web www.patentalert.com

< (none)

< Instruction cache memory includes a clock gate circuit for selectively supplying a clock signal to tag RAM to reduce power consumption

> Cutter, method of making the same and apparatus for shaping and cutting tape end

> (none)

~ 00026