The disclosed invention relates generally to electronic data storage systems that access data storage memory modules via a data bus comprised of multiple data query lines and, more particularly, to an electronic data storage system provided with a data bus that can be selectively provided with terminations thereby permitting the data storage memory to use either modules that require that the data query lines be open-ended, i.e., without terminations or modules that require that the data bus be terminated and to a method for operating such a system. The present invention is particularly directed to a single memory system that can accommodate either 3.3V DIMMs or DDR DIMMs. This is especially accomplished by providing the processor circuit, used in memory storage systems, with both (3.3V) receiver/driver circuits and double rate (DDR) receiver/driver circuits, with an identification circuit for identifying the type of DIMMs in the memory system coupled thereto, a selection circuit for selecting the receiver/driver circuits required to access the identified DIMMs, and switch for adding or removing terminations to the data query lines, interconnecting the selected receiver driver circuits to identified DIMMS. Thus the invention provides a memory system that can access either 3.3V DIMMs or DDR DIMMs and automatically provide the proper terminations on the data bus used to access the DIMMs.

A invenção divulgada relaciona-se geralmente aos sistemas do armazenamento de dados de eletrônicos que alcançam os módulos da memória do armazenamento de dados de através de uma barra-ônibus de dados compreendida de linhas múltiplas da pergunta dos dados e, mais particularmente, a um sistema do armazenamento de dados de eletrônicos fornecido com uma barra-ônibus de dados que possa seletivamente ser fornecida com as terminações que permitem desse modo a memória do armazenamento de dados de usar um ou outro módulos que requerem que as linhas da pergunta dos dados sejam open-ended, isto é, sem terminações ou módulos que requerem que a barra-ônibus de dados esteja terminada e a um método para operar tal sistema. A invenção atual é dirigida particularmente a um único sistema da memória que possa acomodar 3.3V DIMMs ou DDR DIMMs. Isto é realizado especial fornecendo o circuito do processador, usado em sistemas do armazenamento da memória, com ambos os (3.3V) receiver/driver circuita e a taxa dobro (DDR) receiver/driver circuita, com um circuito da identificação para identificar o tipo de DIMMs no sistema da memória acoplado a isso, um circuito de seleção para selecionar os circuitos de receiver/driver requeridos para alcançar o DIMMs identificado, e comuta adicionando ou as terminações removendo aos dados perguntam as linhas, interconectando os circuitos selecionados do excitador do receptor a DIMMS identificado. Assim a invenção fornece um sistema da memória que possa alcançar 3.3V DIMMs ou DDR DIMMs e forneça automaticamente as terminações apropriadas na barra-ônibus de dados usada alcançar o DIMMs.