The present invention provides a semiconductor device in which a bottom-gate TFT or an inverted stagger TFT arranged in each circuit is suitably constructed in conformity with the functionality of the respective circuits, thereby attaining an improvement in the operating efficiency and reliability of the semiconductor device. In the structure, LDD regions in a pixel TFT are arranged so as not to overlap with a channel protection insulating film and to overlap with a gate electrode by at least a portion thereof. LDD regions in an N-channel TFT of a drive circuit is arranged so as not to overlap with a channel protection insulating film and to overlap with a gate electrode by at least a portion thereof. LDD regions in a P-channel TFT of the drive circuit is arranged so as to overlap with a channel protection insulating film and to overlap with the gate electrode.

A invenção atual fornece um dispositivo de semicondutor em que uma fundo-porta TFT ou invertido desconcerta TFT arranjado em cada circuito é construída apropriadamente no conformity com a funcionalidade dos circuitos respectivos, alcançando desse modo uma melhoria na eficiência se operando e na confiabilidade do dispositivo de semicondutor. Na estrutura, as regiões de LDD em um pixel TFT são arranjadas de modo a para não sobrepôr com uma película isolando da proteção da canaleta e para não sobrepôr com um elétrodo de porta ao menos por uma parcela disso. As regiões de LDD em uma N-canaleta TFT de um circuito de movimentação são arranjadas de modo a para não sobrepôr com uma película isolando da proteção da canaleta e para não sobrepôr com um elétrodo de porta ao menos por uma parcela disso. As regiões de LDD em uma P-canaleta TFT do circuito de movimentação são arranjadas para sobrepôr com uma película isolando da proteção da canaleta e sobrepôr com o elétrodo de porta.