A microprocessor for providing an extended linear address of more than 32 bits. The extended linear address may be provided by concatenating a linear address with a segment selector extension, or by concatenating the values from two registers. Hierarchical translation of a linear address to a physical address is performed in which the number of levels in the hierarchy depends upon whether the linear address is an extended linear address.

Een microprocessor voor het verstrekken van een uitgebreid lineair adres van meer dan 32 beetjes. Het uitgebreide lineaire adres kan door een lineair adres aaneen te schakelen van een uitbreiding van de segmentselecteur worden voorzien, of door de waarden van twee registers aaneen te schakelen. De hiërarchische vertaling van een lineaire toespraak aan een fysiek adres wordt uitgevoerd waarin het aantal niveaus in de hiërarchie afhangt van of het lineaire adres een uitgebreid lineair adres is.