A data cache is constructed with the same dimensions as for a conventional n-way associative cache, but is constructed as an (n-1)-way associative cache, so that one associative column of the cache is left unused, although the cache has the same memory array size as a typical n-way associative cache. The extra column of data in the cache is organized as an independent logical translation look-aside buffer (TLB) that is n-way associative. Thus, there is no separate TLB array for the cache, rather, the TLB is contained within the data cache array. In this way, the cache can be implemented with a single chip, and can be of relatively large size, on the order of 8 MB or more.

Une cachette de données est construite avec les mêmes dimensions que pour une cachette associative de n-manière conventionnelle, mais est construite en tant que (cachette associative de n-1)-way, de sorte qu'une colonne associative de la cachette soit laissée inutilisée, bien que la cachette ait la même taille de rangée de mémoire comme cachette associative de n-manière typique. La colonne des données supplémentaire dans la cachette est organisée comme amortisseur look-aside de traduction logique indépendant (TLB) qui est n-manière associative. Ainsi, il n'y a aucune rangée séparée de TLB pour la cachette, plutôt, le TLB est contenu dans la rangée de cachette de données. De cette façon, la cachette peut être mise en application avec un morceau simple, et peut être de taille relativement grande, sur l'ordre du mb 8 ou de plus.