A hybrid HardWire device is provided that comprises a gate array core and a set of mask programmable I/O cells having I/O characteristics similar to those of an FPGA, i.e., sufficiently the same so the HardWire device can be used as a drop-in replacement for the FPGA with no redesign of the original system. Using this HardWire device, a user's design originally implemented in an FPGA can be emulated in the HardWire device, which then replaces the FPGA in the same board at a lower cost. In another embodiment, the I/O cells are mask programmable such that they can emulate the I/O characteristics of FPGAs from any of two or more FPGA families. This ability reduces the number of separate HardWire devices that must be designed, manufactured, tested, stored, and sold, and also simplifies the software required to convert designs to the new device. Some embodiments of the invention can also emulate other programmable devices such as PLDs.

Μια υβριδική συσκευή HardWire παρέχεται που περιλαμβάνει έναν πυρήνα σειράς πυλών και ένα σύνολο προγραμματίσημων I/O κυττάρων μασκών που έχουν τα I/O χαρακτηριστικά παρόμοια με εκείνους ενός FPGA, δηλ., αρκετά το ίδιο πράγμα έτσι η συσκευή HardWire μπορεί να χρησιμοποιηθεί ως πτώση-μέσα αντικατάσταση για το FPGA χωρίς τον επανασχεδιασμό του αρχικού συστήματος. Χρησιμοποιώντας αυτήν την συσκευή HardWire, το σχέδιο ενός χρήστη που εφαρμόζεται αρχικά σε ένα FPGA μπορεί να μιμηθεί στη συσκευή HardWire, η οποία αντικαθιστά έπειτα το FPGA στον ίδιο πίνακα με χαμηλότερο κόστος. Σε μια άλλη ενσωμάτωση, τα I/O κύτταρα είναι μάσκα προγραμματίσημη έτσι ώστε μπορούν να μιμηθούν τα I/O χαρακτηριστικά FPGAs από οποιεσδήποτε από δύο ή περισσότερες οικογένειες FPGA. Αυτή η δυνατότητα μειώνει τον αριθμό χωριστών συσκευών HardWire που πρέπει να σχεδιαστούν, κατασκευασμένος, δοκιμασμένος, αποθηκευμένος, και πωλημένος, και απλοποιεί επίσης το λογισμικό που απαιτείται για να μετατρέψει τα σχέδια στη νέα συσκευή. Μερικές ενσωματώσεις της εφεύρεσης μπορούν επίσης να μιμηθούν άλλες προγραμματίσημες συσκευές όπως PLDs.

 
Web www.patentalert.com

< (none)

< Patched-2 polypeptide

> Timing analysis method for use in verification of operating speed of semiconductor integrated circuits

> (none)

~ 00029