A test system for testing semiconductor components, such as bumped dice and chip scale packages, is provided. The test system includes a base for retaining one or more components, and an interconnect for making temporary electrical connections with the components. The test system also includes an alignment fixture having an alignment surface for aligning the components to the interconnect. In addition, the components can include alignment members, such as beveled edges, bumps, or posts configured to interact with the alignment surface. The alignment fixture can be formed as a polymer layer, such as a layer of resist, which is deposited, developed and then cured using a wafer level fabrication process. The alignment surface can be an opening in the polymer layer configured to engage edges of the components, or alternately to engage the alignment members.

Un système d'essai pour les composants d'essai de semi-conducteur, tels que les matrices et les paquets frappés de balance de morceau, est fourni. Le système d'essai inclut une base pour maintenir un ou plusieurs composants, et une interconnexion pour établir les rapports électriques provisoires avec les composants. Le système d'essai inclut également un montage d'alignement ayant une surface d'alignement pour aligner les composants à l'interconnexion. En outre, les composants peuvent inclure des membres d'alignement, tels que les bords biseautés, des bosses, ou des poteaux configurés pour agir l'un sur l'autre avec la surface d'alignement. Le montage d'alignement peut être formé comme couche de polymère, telle qu'une couche de résistent, qui est déposée, développée et puis traitée en utilisant un processus de fabrication de niveau de gaufrette. La surface d'alignement peut être une ouverture dans la couche de polymère configurée pour engager des bords des composants, ou pour engager alternativement les membres d'alignement.