The inventor devised methods of forming interconnects that result in conductive structures with fewer voids and thus reduced electrical resistance. One embodiment of the method starts with an insulative layer having holes and trenches, fills the holes using a selective electroless deposition, and fills the trenches using a blanket deposition. Another embodiment of this method adds an anti-bonding material, such as a surfactant, to the metal before the electroless deposition, and removes at least some the surfactant after the deposition to form a gap between the deposited metal and interior sidewalls of the holes and trenches. The gap serves as a diffusion barrier. Another embodiments leaves the surfactant in place to serve as a diffusion barrier. These and other embodiments ultimately facilitate the speed, efficiency, or fabrication of integrated circuits.

Les méthodes conçues par inventeur de formation relie ensemble que résultat en structures conductrices avec peu de vides et résistance électrique réduite ainsi. Une incorporation de la méthode commence par une couche insulative ayant des trous et des fossés, remplit trous en utilisant un dépôt electroless sélectif, et remplit fossés en utilisant un dépôt couvrant. Une autre incorporation de cette méthode ajoute un matériel anti-bonding, tel comme agent tensio-actif, au métal avant le dépôt electroless, et élimine à moindres certains l'agent tensio-actif après que le dépôt pour former un espace entre le métal déposé et les parois latérales intérieures des trous et les fossés. Les servir d'espace de barrière de diffusion. Des autres incorporations laisse l'agent tensio-actif en place au servir de barrière de diffusion. Celles-ci et d'autres incorporations facilitent finalement la vitesse, l'efficacité, ou la fabrication des circuits intégrés.