A system and method for evolving configuration bitstreams for a programmable logic device are disclosed. A plurality of data structures having respective sets of data are established. From the sets of data, respective configuration bitstreams are generated, wherein the sets of data are mapped to positions in the bitstreams. The configuration bitstreams are then evaluated for relative suitability to meet predetermined criteria when deployed on a programmable logic device. From the relative suitability of the configuration bitstreams, next-generation data for the data structures are generated using a genetic algorithm applied to sets of data. In the various embodiments, the configuration bitstreams eliminate resource contentions, selectively eliminate asynchronous behavior, include built-in test circuits, and are relocatable. Multiple populations of configuration bitstreams can evolve in parallel over a network.

Ein System und eine Methode für das Entwickeln von von Konfiguration bitstreams für einen programmierbaren Digitalbaustein werden freigegeben. Eine Mehrzahl der Datenstrukturen, die jeweilige Sätze Daten haben, werden hergestellt. Von den Sätzen von Daten, werden jeweilige Konfiguration bitstreams erzeugt, worin die Sätze von Daten in Positionen in den bitstreams abgebildet werden. Die Konfiguration bitstreams werden dann ausgewertet, damit relative Eignung vorbestimmte Kriterien trifft, wenn sie auf einem programmierbaren Digitalbaustein entfaltet werden. Von der relativen Eignung der Konfiguration bitstreams, werden zukünftige Daten für die Datenstrukturen mit einem genetischen Algorithmus erzeugt, der an den Sätzen Daten angewendet wird. In den verschiedenen Verkörperungen beseitigen die Konfiguration bitstreams Hilfsmittelabsichten, beseitigen selektiv asynchrones Verhalten, schließen Stromkreise des eingebauten Tests ein, und sind neu festlegbar. Mehrfache Bevölkerungen von Konfiguration bitstreams können in der Ähnlichkeit über einem Netz entwickeln.