In deep submicron technologies, coupling capacitance significantly dominates the total parasitic capacitance. This causes crosstalk noise to be induced on quiescent signals which could lead to catastrophic failures of transistor gate oxide. A methodology is provided that is a practical approach to full-chip crosstalk noise verification and gate oxide integrity analysis. A grouping based method is described for identification of potential victims and associated aggressors, using either timing information or functional information. Potential victim signal lines are selected and pruned based on total coupling capacitance to various signal groups. Selected signal lines are then fully simulated to determine gate oxide field strengths on transistors connected to the selected signal lines.

Em tecnologias submicrónicas profundas, a capacidade acoplando domina significativamente a capacidade parasítica total. Isto faz com que o ruído do crosstalk seja induzido nos sinais quietos que poderiam conduzir às falhas catastróficas do óxido da porta do transistor. Uma metodologia é contanto que é uma análise prática da integridade do óxido da verificação e da porta do ruído do crosstalk da cheio-microplaqueta da aproximação. Um método baseado agrupando é descrito para a identificação de vítimas potenciais e de agressores associados, usando a informação do sincronismo ou a informação funcional. As linhas de sinal potenciais da vítima são selecionadas e podadas baseado na capacidade total do acoplamento aos vários grupos do sinal. As linhas de sinal selecionadas são simuladas então inteiramente para determinar forças do campo do óxido da porta nos transistor conectados às linhas de sinal selecionadas.