A synchronous DRAM has cell arrays arranged in matrix, divided into banks accessed asynchronously, and n bit I/O buses for transferring data among the cell arrays. In the DRAM, the banks are divided into m blocks, the n-bit I/O buses located between adjacent banks, is used for time sharing between adjacent banks in common, the n bit I/O buses, used for time sharing between adjacent banks in common, are grouped into n/m-bit I/O buses, every n/m bits for each block of m blocks of bank, and in each block in each bank, data input/output are carried out between the n/m-bit I/O buses and data bus lines in each block. A synchronous DRAM includes a first and second internal clock systems for controlling a burst data transfer in which a string of burst data being transferred in synchronism with an external clock signal, when one of the internal clock systems is driven, the burst data transfer is commenced immediately by the selected internal clock system.

Un DRAM sincrono ha gli allineamenti delle cellule organizzati nella tabella, divisa nella banca raggiunta asynchronously e bus della punta I/O di n per i dati di trasferimento fra gli allineamenti delle cellule. Nel DRAM, la banca è divisa nei blocchetti di m., i bus della n-punta I/O situati fra la banca adiacente, è usata per la divisione di tempo fra la banca adiacente il in comune, i bus della punta I/O di n, utilizzati per la divisione di tempo fra la banca adiacente il in comune, è raggruppata nei bus di n/m-bit I/O, punte di ogni n/m per ogni blocco dei blocchetti di m. della banca ed in ogni blocco in ogni banca, l'ingreso/uscita di dati è effettuato fra i bus di n/m-bit I/O e le linee del canale omnibus di dati in ogni blocco. Un DRAM sincrono include i primi e secondi sistemi di orologio interni per il controllo del trasferimento di dati di burst in cui una serie di dati di burst che sono trasferiti nel sincronismo con un segnale esterno dell'orologio, quando uno dei sistemi di orologio interni è guidato, il trasferimento di dati di burst è cominciata immediatamente dal sistema di orologio interno selezionato.

 
Web www.patentalert.com

< (none)

< Optical wavelength division multiplexed interconnect system providing autonomous information selection and prioritization

> Semiconductor device and electronic apparatus

> (none)

~ 00033