A semiconductor device has a cell-plate-potential-switching circuit that comprises a switch transistor nSTr (a n-type MOS transistor) and a switch transistor pSTr (a p-type MOS transistor). One source/drain of each of the switch transistors nSTr and pSTr is connected to the corresponding each of cell plates CP. Half of the power supply potential, (1/2)Vcc, is applied to the other source/drain of each of the switch transistors nSTr. Potential (1/2)Vcc is therefore applied to the cell plates CP of the memory cells Mc, which is selected. A potential (1/2)Vcc+.alpha.cp is applied to the other source/drain of the switch transistor pSTr. Potential (1/2)Vcc+.alpha.cp is therefore applied to the cell plates CP of the memory cells MC which is not selected.

Um dispositivo de semicondutor tem um circuito do pilha-placa-potencial-cell-plate-potential-switching que compreenda um nSTr do transistor do interruptor (um n-tipo transistor do MOS) e um pSTr do transistor do interruptor (um p-tipo transistor do MOS). Um source/drain de cada um do nSTr e do pSTr dos transistor do interruptor é corresponder conectado ao cada uma das placas PC da pilha. Metade do potencial da fonte de alimentação, (1/2)Vcc, é aplicado ao outro source/drain de cada um do nSTr dos transistor do interruptor. Potencial (1/2)Vcc é aplicado conseqüentemente às placas o PC da pilha das pilhas de memória Mc, que é selecionado. Um potencial (1/2)Vcc+.alpha.cp é aplicado ao outro source/drain do potencial do transistor pSTr. do interruptor (1/2)Vcc+.alpha.cp é aplicado conseqüentemente às placas o PC da pilha das pilhas de memória MC que não é selecionado.