There is provided a semiconductor memory device capable of preventing the deterioration of access characteristics between output signal lines. The semiconductor memory device comprises: first and second cell arrays, each of which has the same number of memory cells; first through (2n-1)-th (n.gtoreq.1) output selection control circuits; first through (2n-1)-th output transistor circuits which are provided so as to correspond to the first through (2n-1)-th output selection control circuits, and each of which receives the output of a corresponding one of the output transistor circuits; and first through (4n-2)-th output signal lines, each of the first and second cell arrays being divided into k (k.gtoreq.2) first through k-th section parts, each of which has 2n-1 first through (2n-1)-th output parts and at least one auxiliary input/output part, the i-th (i=1, . . . , n-1) output selection control part receiving the output of the (2i-1)-th input/output part of each of the first through k-th section parts of the first cell array via the (2i-1)-th output signal line and receiving the output of the 2i-th input/output part of each of the first through k-th section parts of the first cell array via the 2i-th output signal line, the n-th output selection control part receiving the output of the (2n-1)-th input/output part of each of the first through k-th section parts of the first cell array via the (2n-1)-th output signal line and receiving the output of the auxiliary input/output part of each of the section parts of the first cell array via the 2n-th output signal line, and the (n+i)-th (i=1, . . . , n-1) output control circuit receiving the output of the (2i-1)-th input/output part of each of the first through k-th section parts of the second cell array via the (2n+2i-1)-th output signal line and receiving the output of the 2i-th input/output part of each of the first through k-th section parts of the second cell array via the (2n+2i)-th output signal line.

Wird einer Halbleiterspeichervorrichtung zur Verfügung gestellt, die zum Verhindern der Verschlechterung der Zugang Eigenschaften zwischen Ausgangssignallinien fähig ist. Die Halbleiterspeichervorrichtung enthält: zuerst und zweite Zellenträger, von denen jeder die gleiche Zahl Speicherzellen hat; zuerst durch (2n-1)-Th (n.gtoreq.1) Ausgabeauswahlsteuerung Stromkreise; zuerst durch (2n-1)-Th Ausgang Transistorstromkreise, die zur Verfügung gestellt werden, um dem ersten durch zu entsprechen (2n-1)-Th Ausgabeauswahlsteuerung Stromkreise und von denen jeder empfängt, der Ausgang von entsprechendem des Ausgang Transistors umkreist; und zuerst durch (4n-2)-Th Ausgangssignallinien, jede der ersten und zweiten Zellenträger, die geteilt wurden zuerst in k (k.gtoreq.2) durch Kth Abschnittteile, von denen jedes 2n-1 zuerst durch hat (2n-1)-Th, gaben Teile und mindestens ein zusätzliches Input/Output Teil, das Ichth aus (i=1. . . ) n-1 Ausgabeauswahlsteuerung Teil, das den Ausgang von empfängt (2i-1)-Th Input/Output Teil von jedem vom ersten durch Kth Abschnittteile des ersten Zellenträgers über (2i-1)-Th Ausgangssignallinie und Empfangen des Ausganges des 2i-Th Input/Output Teils von jedem vom ersten durch Kth Abschnittteile des ersten Zellenträgers über die 2i-Th Ausgangssignallinie, das n-th Ausgabeauswahlsteuerung Teil, das den Ausgang von empfängt (2n-1)-Th Input/Output Teil von jedem vom ersten durch Kth Abschnittteile des ersten Zellenträgers über (2n-1)-Th Ausgangssignallinie und Empfangen des Ausganges des zusätzlichen Input/Output Teils von jedem der Abschnittteile von erster Zellenträger über die 2n-Th Ausgangssignallinie und (n+i)-th (i=1. . . ) ausgegebener Stromkreis des Steuer n-1, der den Ausgang von empfängt (2i-1)-Th Input/Output Teil von jedem vom ersten durch Kth Abschnittteile des zweiten Zellenträgers über (2n+2i-1)-Th Ausgangssignallinie und Empfangen des Ausganges des 2i-Th Input/Output Teils von jedem vom ersten durch Kth Abschnittteile des zweiten Zellenträgers über (2n+2i)-Th Ausgangssignallinie.