A zero hold time data input cell is realized by employing a programmable data delay line containing a series of delay stages. Since each delay stage contributes only a fraction of the total data delay required, the rise/fall times of each data delay stage can be very fast, under all PVT (process/voltage/temperature) conditions. As a result, any amount of data delay can be provided at any data rate, while still allowing the delayed data waveform to make complete voltage excursions between the ground voltage and the power supply voltage. This capability prevents data dependent hold violations from occurring.

Une cellule zéro d'entrée de données de temps de prise est réalisée en utilisant des données programmables retardent la ligne contenant une série de retardent des étapes. Puisque chacun retarde l'étape contribue seulement une fraction de toutes les données retardent requis, le rise/fall que les temps de chaque données retardent l'étape peuvent être très rapides, dans toutes les conditions de PVT (process/voltage/temperature). En conséquence, n'importe quelle quantité de données retardent peut être fournie à n'importe quel débit, tout en permettant toujours à la forme d'onde retardée de données de faire des excursions complètes de tension entre la tension au sol et la tension d'alimentation d'énergie. Ces possibilités empêchent des violations dépendantes de prise de données de se produire.

 
Web www.patentalert.com

< (none)

< Multi-layer tunneling device with a graded stoichiometry insulating layer

> Efficient design rule check (DRC) review system

> (none)

~ 00037