A system and method for supporting sequential burst counts of particular utility with respect to double data rate ("DDR") synchronous dynamic random access memory ("SDRAM") devices wherein each memory bank is divided into halves, corresponding to Even (AO.sub.c =0) and Odd (AO.sub.c =1) portions. Separate address busses may be provided for those bits necessary to accommodate the maximum burst length. As the column addresses are loaded, the buffers associated with the Even bus check to determine if the pad address "Y" or "Y+1" should be loaded. Loading "Y+1" is necessary to support sequential counting if the start address is Odd (AO.sub.c =1). "Y" selects in the Odd and Even banks are then selected and incremented, concurrently. Nevertheless, the Even field is always "Y+1", that is, Y.sub.Even =Y.sub.Odd +1. In operation, the present invention advantageously loads the "Even" section of the bank with "Y+1" initially (if required), then the first access, and all subsequent ones, continue with no knowledge that the "Y" address in the "Even" field is different from that in the "Odd" field. By means of the load circuit disclosed herein, Odd and Even column paths are also effectively electrically the same resulting in no appreciable difference in critical timing or substantial path layout differences.

Ένα σύστημα και μια μέθοδος για τις διαδοχικές αριθμήσεις έκρηξης της ιδιαίτερης χρησιμότητας όσον αφορά τις διπλές στοιχείων συσκευές μνήμης πρόσβασης ποσοστού ("ΟΔΓ") σύγχρονες δυναμικές τυχαίες ("SDRAM") όπου κάθε τράπεζα μνήμης διαιρείται σε μισά, που αντιστοιχούν ακόμη και (AO.sub.c = 0) και τις περίεργες (AO.sub.c = 1) μερίδες. Τα χωριστά λεωφορεία διευθύνσεων μπορούν να παρασχεθούν για εκείνα τα κομμάτια απαραίτητα να προσαρμόσουν το μέγιστο μήκος έκρηξης. Δεδομένου ότι οι διευθύνσεις στηλών φορτώνονται, οι απομονωτές που συνδέονται με τον ομαλό έλεγχο λεωφορείων για να καθορίσει εάν φορτωνόταν η διεύθυνση μαξιλαριών "Υ" ή "Y+1". Η φόρτωση "Y+1" είναι απαραίτητη για να υποστηρίξει το διαδοχικό υπολογισμό εάν η διεύθυνση έναρξης είναι περίεργη (AO.sub.c = 1). "Το Υ" επιλέγει στον περίεργο και ακόμη και τις τράπεζες επιλέγεται έπειτα και αυξάνεται, ταυτόχρονα. Εντούτοις, ο ομαλός τομέας είναι πάντα "Y+1", δηλαδή Y.sub.Even = Y.sub.Odd + 1. Σε λειτουργία, η παρούσα εφεύρεση φορτώνει ευνοϊκά το "ακόμη και" τμήμα της τράπεζας με "Y+1" αρχικά (αν είναι απαραίτητο), κατόπιν η πρώτη πρόσβαση, και όλοι οι επόμενοι αυτοί, συνεχίζονται χωρίς τη γνώση ότι η διεύθυνση "Υ" στο "ακόμη και" τομέα είναι διαφορετική από αυτήν στο "περίεργο" τομέα. Με τη βοήθεια του κυκλώματος φορτίων αποκαλυπτόμενου εν τω παρόντι, περίεργος και ακόμη και της στήλης οι πορείες είναι επίσης αποτελεσματικά ηλεκτρικά οι ίδιες με συνέπεια καμία αξιόλογη διαφορά στον κρίσιμο συγχρονισμό ή τις ουσιαστικές διαφορές σχεδιαγράμματος πορειών.

 
Web www.patentalert.com

< (none)

< Top surface imaging technique for top pole tip width control in magnetoresistive read/write head processing

> Manufacturing scheduling process with improved modeling, scheduling and editing capabilities for solving finite capacity planning problems

> (none)

~ 00038