A method of patterning and etching an integrated circuit ferroelectric capacitor uses a layer of PZT which has the same composition as the capacitor PZT as a temporary encapsulation during PZT grain growth annealing. The temporary encapsulation PZT also serves as a hard mask to pattern the top electrode and the capacitor PZT layers for a capacitor-on-oxide structure, i.e., two-layer-one-step patterning. The process of the present invention can also be modified as a three-layer-one-step patterning process and can be applied to a capacitor-on-plug structure.

Une méthode de modeler et de graver à l'eau-forte un condensateur ferroelectric de circuit intégré emploie une couche de PZT qui a la même composition que le condensateur PZT comme encapsulation provisoire pendant le recuit de croissance de grain de PZT. L'encapsulation provisoire PZT sert également de masque dur pour modeler l'électrode supérieure et les couches du condensateur PZT pour une structure d'condensateur-sur-oxyde, c.-à-d., modeler d'deux-couche-un-étape. Le procédé de la présente invention peut également être modifié comme modeler d'trois-couche-un-étape de processus et peut être appliqué à une structure de condensateur-sur-prise.