A boosting circuit for a ferroelectric memory using a NAND-INVERT circuit to control one electrode of a ferroelectric boosting capacitor. The other node of the capacitor is connected to the node to be boosted, which may be coupled to a word line. The NAND circuit has two inputs, one being coupled to the word line and another for receiving a timing signal. The timing input rises to initiate the boosting operation, and falls to initiate the removal of the boosted voltage. Only the selected word line in the memory array is affected as any word line remaining at a low logic level "0" will keep the inverter output clamped low. A second embodiment adds a second N-channel transistor in series with the inverter's N-channel transistor to allow for the option of floating the inverter output if it is desired to more quickly drive the word line high during its first upward transition.

Ένα ωθώντας κύκλωμα για μια σιδηροηλεκτρική μνήμη που χρησιμοποιεί ένα νανδ-ΑΝΑΣΤΡΟΦΟ κύκλωμα στον έλεγχο ένα ηλεκτρόδιο ενός σιδηροηλεκτρικού πυκνωτή ώθησης. Ο άλλος κόμβος του πυκνωτή συνδέεται με τον κόμβο που ωθείται, ο οποίος μπορεί να συνδεθεί με μια γραμμή λέξης. Το NAND κύκλωμα έχει δύο εισαγωγές, μια που συνδέονται με τη γραμμή λέξης και άλλη για τη λήψη ενός σήματος συγχρονισμού. Η εισαγωγή συγχρονισμού αυξάνεται για να αρχίσει την ωθώντας λειτουργία, και πέφτει για να αρχίσει την αφαίρεση της ωθημένης τάσης. Μόνο η επιλεγμένη γραμμή λέξης στη σειρά μνήμης επηρεάζεται δεδομένου ότι οποιαδήποτε γραμμή λέξης που παραμένει σε χαμηλό επίπεδο "0" λογικής θα κρατήσει την παραγωγή αναστροφέων που στερεώνεται χαμηλή. Μια δεύτερη ενσωμάτωση προσθέτει μια δεύτερη n-channel κρυσταλλολυχνία στη σειρά με τη n-channel του αναστροφέα κρυσταλλολυχνία για να επιτρέψει την επιλογή την παραγωγή αναστροφέων εάν επιδιώκεται να οδηγηθεί γρηγορότερα η γραμμή λέξης υψηλή κατά τη διάρκεια της πρώτης ανοδικής μετάβασής του.