A low-latency scratchpad RAM memory system is disclosed. The scratchpad RAM memory system can be accessed in parallel to a primary cache. Parallel access to the scratchpad RAM memory can be designed to be independent of a corresponding cache tag RAM, thereby enabling the scratchpad RAM memory to be sized to any specification, independent of the size of the primary cache data RAMs.

Een het geheugensysteem wordt van de RAM van het laag-latentiekladblok onthuld. Het het geheugensysteem van de kladblokram kan tegelijkertijd worden betreden parallel met een primair geheim voorgeheugen. De parallelle toegang tot het geheugen van de kladblokram kan onafhankelijk worden ontworpen om van een overeenkomstige RAM van de geheim voorgeheugenmarkering te zijn, daardoor toelatend dat het geheugen van de kladblokram worden gerangschikt aan om het even welke specificatie, onafhankelijk van de grootte van de primaire geheim voorgeheugengegevens RAMs.