The present invention is generally directed to a system and method for evaluating a very large scale integrated circuit design in a structured, hierarchical fashion. In accordance with one aspect of the invention, a method evaluates a first circuit portion for a variety of potential errors and generates a first list of potential errors identified in the first circuit portion. The method further includes the step of adding at least one of the potential errors to a waiver file. The method further includes the step of examining a second circuit portion for a variety of potential errors, except those errors listed in the waiver file. In one embodiment, the step of examining the second circuit portion may be executed in a variety of ways. In one embodiment, the step may be configured to evaluate the second circuit portion for a number of potential errors. For any error(s) so identified, the method may add the errors to an error listing that is to be reported. However, the method may then exclude or omit from this listing any errors (or tests) listed in a waiver file. An associated system is also provided.

Die anwesende Erfindung wird im Allgemeinen auf ein System und eine Methode für das Auswerten eines Schaltungdesigns der sehr großen Skala auf eine strukturierte, hierarchische Art und Weise verwiesen. In Übereinstimmung mit einem Aspekt der Erfindung, wertet eine Methode einen ersten Stromkreisteil für eine Vielzahl der möglichen Störungen aus und erzeugt eine erste Liste der möglichen Störungen, die im ersten Stromkreisteil gekennzeichnet werden. Die weitere Methode schließt den Schritt des Hinzufügens eine mindestens der möglichen Störungen einer Aufhebungakte ein. Die weitere Methode schließt den Schritt des Überprüfens eines zweiten Stromkreisteils für eine Vielzahl der möglichen Störungen ein, ausgenommen jene Störungen in der Aufhebungakte verzeichneten. In einer Verkörperung kann der Schritt des Überprüfens des zweiten Stromkreisteils in einer Vielzahl von Weisen durchgeführt werden. In einer Verkörperung kann der Schritt zusammengebaut werden, um den zweiten Stromkreisteil für eine Anzahl von möglichen Störungen auszuwerten. Für jedes mögliches error(s) also gekennzeichnet, kann die Methode die Störungen einem Fehlerinhaltsverzeichnis hinzufügen, das berichtet werden soll. Jedoch kann die Methode von dieser Auflistung alle mögliche Störungen (oder Tests) dann ausschließen oder auslassen, die in einer Aufhebungakte verzeichnet werden. Ein verbundenes System wird auch zur Verfügung gestellt.

 
Web www.patentalert.com

< (none)

< Method for extracting inductance parameters from a circuit design

> Computing system which implements recording and playback of semantic commands

> (none)

~ 00041