A chain ferroelectric RAM includes a memory cell array having a plurality of memory cell, which connected in series between bit line and a plate line. Each memory cell includes a first ferroelectric capacitor having upper and lower electrodes between which a ferroelectric layer is provided; a second ferroelectric capacitor having upper and lower electrodes between which a ferroelectric layer is provided; and a transistor connected to the upper and lower electrodes of the first and second ferroelectric capacitors. The upper electrode of the first ferroelectric capacitor is connected to the lower electrode of the second ferroelectric capacitor, and the lower electrode of the first ferroelectric capacitor is connected to the upper electrode of the second ferroelectric capacitor in a complimentary manner.

Uma RAM ferroelectric chain inclui uma disposição de pilha da memória que tem um plurality da pilha de memória, que conecte em série entre a linha do bocado e uma linha da placa. Cada pilha de memória inclui um primeiro capacitor ferroelectric que tem os elétrodos superiores e mais baixos entre que uma camada ferroelectric é fornecida; um segundo capacitor ferroelectric que tem os elétrodos superiores e mais baixos entre que uma camada ferroelectric é fornecida; e um transistor conectou aos elétrodos superiores e mais baixos dos primeiros e segundos capacitores ferroelectric. O elétrodo superior do primeiro capacitor ferroelectric é conectado ao elétrodo mais baixo do segundo capacitor ferroelectric, e o elétrodo mais baixo do primeiro capacitor ferroelectric é conectado ao elétrodo superior do segundo capacitor ferroelectric em uma maneira complimentary.