A built-in memory is divided into the following two types: first memories 5 and 7 and second memories 4 and 6, and made accessible in parallel by third buses XAB and XDB and second buses YAB and YDB respectively. Thereby, a CPU core 2 can simultaneously transfer two data values from the built-in memory to a DSP engine 3. Moreover, the third buses XAB and XDB and the second buses YAB and YDB are also separate from first buses IAB and IDB to be externally interfaced and the CPU core 2 can access an external memory in parallel with the access to the second memories 4 and 6 and the first memories 5 and

Built-in память разделена в following 2 типа: первые памяти 4 и 6 памятей 5 и 7 и вторых, и сделано доступной параллельно третьими шинами XAB и XDB и вторыми шинами YAB и YDB соответственно. Таким образом, сердечник 2 C P U может одновременно возвратить 2 значения данных от built-in памяти к двигателю 3 DSP. Сверх того, третьи шины XAB и XDB и вторые шины YAB и YDB также separate from первый iab шин и IDB внешн, котор нужно взаимодействовать и сердечник 2 C P U могут достигнуть внешней памяти in parallel with доступ к вторым памятям 4 и 6 и первым памятям 5 и