An apparatus and method of controlling instruction execution in the apparatus with a precise temporal execution arrangement. The apparatus may be a processor or microprocessor capable of executing a function specific wait state that is dependant upon a type specified by an instruction field. The processor includes a reference clock counter that maintains the wait count, an instruction parser that strips the wait type and count from instructions and passes the stripped information to a comparator. The comparator compares the stripped information against the wait count. The wait types include: a relative timestamp type indicating execution at some time subsequent to the present cycle; a direct timestamp type indicating an absolute time for execution; and a timestamp range indicating a time period when execution is valid.

Un matériel et une méthode de commander l'exécution d'instruction dans l'appareil avec un arrangement temporel précis d'exécution. L'appareil peut être un processeur ou un microprocesseur capable d'exécuter un déclarer d'attente spécifique de fonction qui dépend d'un type indiqué par un champ d'instruction. Le processeur inclut un compteur d'horloge de référence qui maintient le compte d'attente, un analyseur d'instruction qui dépouille le type et le compte d'attente des instructions et passe l'information dépouillée à un comparateur. Le comparateur compare l'information dépouillée contre le compte d'attente. Les types d'attente incluent : un type relatif d'horodateur indiquant l'exécution à un moment donné suivant au cycle actuel ; un type direct d'horodateur indiquant un temps absolu pour l'exécution ; et une gamme d'horodateur indiquant une période de temps où l'exécution est valide.

 
Web www.patentalert.com

< (none)

< System technique for detecting soft errors in statically coupled CMOS logic

> System and method using a hardware embedded run-time optimizer

> (none)

~ 00045