A cell-layout method comprises the steps of: establishing cut lines in vertical and horizontal directions for substrate division; assuming an entire substrate as one cell-layout region and assigning all cells of an integrated circuit to the region; defining a set of the cells within the cell-layout region; determining a direction of the cut line to division-process the cell-layout region; selecting one cut line per row or column of non-processed cut lines in the horizontal or vertical direction based on the determined direction; determining a cell in the cell-layout region by implementing a Min-Cut division in cluster unit to the selected cut line, and implementing the division in parallel for a plurality of cut lines, thereby determining cells to be placed on the cell-layout region, with the result of cutting a process time in a large scale integrated circuit and avoiding local wire congestion.

Um método da pilha-disposição compreende as etapas de: estabelecendo linhas cortadas em sentidos verticais e horizontais para a divisão da carcaça; supondo uma carcaça inteira como umas região e atribuição da pilha-disposição de todas as pilhas de um circuito integrado à região; definindo um jogo das pilhas dentro da região da pilha-disposição; determinando um sentido da linha divisão-processo do corte a região da pilha-disposição; selecionando uma linha cortada por a fileira ou a coluna de linhas non-processadas do corte no sentido horizontal ou vertical baseado no sentido determinado; determinar uma pilha na região da pilha-disposição executando Minuto-Cortou a divisão na unidade de conjunto ao selecionado para cortar a linha, e executar a divisão na paralela para um plurality de linhas cortadas, determinando desse modo as pilhas a ser colocadas na região da pilha-disposição, com o resultado de cortar uma estadia process em um circuito integrado de escala grande e de evitar o congestion local do fio.

 
Web www.patentalert.com

< (none)

< Method for designing an ASIC and ASIC designing apparatus

> Full-chip extraction of interconnect parasitic data

> (none)

~ 00046