In this method for hierarchical extraction of interconnect parasitic data for integrated circuits, a representation of coupled interconnects and polygon data copied from an upper level to a lower level is simplified so that the coupled interconnects and the polygon data are considered to be ground wires. This method also features instance-specific management of hardmac data from copied hardmac views to create SPEF files using both chip level and macro level back-annotation in a hierarchical representation.

В этом методе для иерархического извлечения данных по interconnect паразитных для интегрированных цепей, представление после того как я соединено соединяет и упрощаны данные по полигона скопированные от upper level к lower level так, что соединенное соединит и рассмотрены, что будут данные по полигона наземные проводки. Этот метод также отличает пример-speqificeski управлением данных по hardmac от скопированных взглядов hardmac для того чтобы создать архивы SPEF использующ и уровень обломока и назад-pripisku макроса ровную в иерархическом представлении.