An application specific integrated circuit (ASIC) and method of manufacture. The ASIC includes a substrate layer, at least one metal layer and an operational block. The metal layer is formed above the substrate layer. The operational block is formed in the substrate layer and the metal layer, and is definable by a two-dimensional boundary. The operational block includes a plurality of operational logic gates, a first subgroup of spare logic gates, a second subgroup of spare logic gates, operational wiring and spare gate wiring. The operational logic gates, the first subgroup and the second subgroup are formed on the substrate layer, with the first subgroup being spaced from the second subgroup. The operational wiring is routed into the metal layer and interconnects the operational logic gates to configure the operational block to perform a desired operation. The spare gate wiring is similarly routed into the metal layer. The spare gate wiring is separate from the operational wiring, and connects at least one of the first subgroup logic gates to at least one of the second subgroup logic gates. In a preferred embodiment, a plurality of metal layers are provided, and a spacing between the subgroups dictates that the spare gate wiring, as formed by an automatic routing tool, extends to the outer metal layers where it is accessible by a focused ion beam device.

Ένα συγκεκριμένο ολοκληρωμένο κύκλωμα εφαρμογής (ASIC) και μέθοδος κατασκευής. Το ASIC περιλαμβάνει ένα στρώμα υποστρωμάτων, τουλάχιστον ένα στρώμα μετάλλων και έναν λειτουργικό φραγμό. Το στρώμα μετάλλων διαμορφώνεται επάνω από το στρώμα υποστρωμάτων. Ο λειτουργικός φραγμός διαμορφώνεται στο στρώμα υποστρωμάτων και το στρώμα μετάλλων, και είναι ευπροσδιόριστος από ένα δισδιάστατο όριο. Ο λειτουργικός φραγμός περιλαμβάνει μια πολλαπλότητα των λειτουργικών πυλών λογικής, μια πρώτη υποομάδα εφεδρικών πυλών λογικής, μια δεύτερη υποομάδα εφεδρικών πυλών λογικής, τη λειτουργική καλωδίωση και την εφεδρική καλωδίωση πυλών. Οι λειτουργικές πύλες λογικής, η πρώτη υποομάδα και η δεύτερη υποομάδα διαμορφώνονται στο στρώμα υποστρωμάτων, με την πρώτη υποομάδα που χωρίζεται κατά διαστήματα από τη δεύτερη υποομάδα. Η λειτουργική καλωδίωση καθοδηγείται στο στρώμα μετάλλων και διασυνδέει τις λειτουργικές πύλες λογικής για να διαμορφώσει το λειτουργικό φραγμό για να εκτελέσει μια επιθυμητή λειτουργία. Η εφεδρική καλωδίωση πυλών καθοδηγείται ομοίως στο στρώμα μετάλλων. Η εφεδρική καλωδίωση πυλών είναι χωριστή από τη λειτουργική καλωδίωση, και συνδέει τουλάχιστον μιας από τις πρώτες πύλες λογικής υποομάδας με τουλάχιστον μια από τις δεύτερες πύλες λογικής υποομάδας. Σε μια προτιμημένη ενσωμάτωση, μια πολλαπλότητα των στρωμάτων μετάλλων παρέχεται, και ένα διάστημα μεταξύ των υποομάδων υπαγορεύει ότι η εφεδρική καλωδίωση πυλών, όπως διαμορφώνεται από ένα αυτόματο εργαλείο δρομολόγησης, επεκτείνεται στα εξωτερικά στρώματα μετάλλων όπου είναι προσιτή από μια συσκευή ιονικών ακτίνων.

 
Web www.patentalert.com

< (none)

< IC substrate noise modeling including extracted capacitance for improved accuracy

> Metal loaded ligand bound membranes for metal ion affinity chromatography

> (none)

~ 00050