A ferroelectric memory device comprises a word line, first and second bit lines cross to the word line, a memory cell including a first transistor a gate of which is coupled to the word line and one of source and drain of which is coupled to the first bit line, a second transistor a gate of which is coupled to the word line and one of source and drain of which is coupled to the second bit line, and a ferroelectric cell capacitor coupled to the other of source and drain of the first and second transistor, and first and second capacitors each coupled via a switching transistor to a respective one of the first and second bit lines, wherein first and second voltages complementary to each other are applied to the first and second bit lines, via the first and second capacitors, respectively.

Un dispositivo di memoria ferroelectric contiene una linea di parola, in primo luogo e le seconde linee della punta attraversano alla linea di parola, una cellula di memoria compresi un primo transistore un cancello di cui è accoppiato alla linea di parola ed uno della fonte e scolo di cui è accoppiato alla prima linea della punta, un secondo transistore un cancello di cui è accoppiato alla linea di parola e quella della fonte e scolo di cui è accoppiato alla seconda linea della punta e un condensatore ferroelectric delle cellule accoppiato all'altra della fonte e scolo del primo e secondo transistore ed in primo luogo e dei secondi condensatori ciascuno accoppiati via un transistore di commutazione a rispettivo dei primi e la seconda punta si allinea rispettivamente, in cui in primo luogo e le seconde tensioni complementari sono applicate l'un l'altro alle prime e seconde linee della punta, via i primi e secondi condensatori.