An architecture, system and method are provided for efficiently transferring data across multiple processor buses. Cache coherency is maintained among cache storage locations within one or more of those processors, even in instances where a hit-to-modified condition occurs to those cache storage locations. A guaranteed access is maintained to bus agents operating on a first processor bus so that out-of-order or split transactions are prevented on that bus even under conditions of a hit-to-modified condition. One or more of the other processor buses undergo a defer transaction, yielding an out-of-order condition which is resolved after the initial transaction and a snoop request cycle has been placed upon the first processor bus. The present architecture, system and method thereby prevents live-lock conditions, and does so without automatically deferring each transaction yielding a hit-to-modified signal. Moreover, snoop stall operations can also be minimized or avoided on processor buses by not having to employ tag filters and local memory if the costs and latency involved with using such filters is not desired.

Une architecture, un système et une méthode sont donnés pour des données efficacement de transfert à travers les autobus multiples de processeur. La concordance de cachette est maintenue parmi des endroits de stockage de cachette dans un ou plusieurs de ces processeurs, même dans les exemples où un état frapper-à-modifié se produit à ceux des endroits de stockage de cachette. Un accès garanti est maintenu pour transporter des agents fonctionnant sur un premier autobus de processeur de sorte que des transactions out-of-order ou fendues soient empêchées sur cet autobus même dans des conditions d'un état frapper-à-modifié. Un ou plusieurs des autres autobus de processeur subit une transaction de report, rapportant un état out-of-order qui est résolu après la transaction initiale et un cycle de demande de snoop a été placé sur le premier autobus de processeur. L'architecture, le système et la méthode actuels empêche de ce fait des états de vivre-serrure, et fait ainsi sans reporter automatiquement chaque transaction rapportant un signal frapper-à-modifié. D'ailleurs, des opérations de stalle de snoop peuvent également être réduites au minimum ou évitées sur des autobus de processeur pas en devant utiliser des filtres d'étiquette et la mémoire locale si les coûts et la latence impliqués d'utiliser de tels filtres n'est pas désirés.