A floor plan and a cell layout in each of a plurality of blocks are designed. A clock tree is generated in such a manner that the clock skew in each lower level block is minimum. Placement position of a root clock driver and information about an area where the cells can be placed are given to the upper level block. An average delay value of delay values from the root clock driver to a distal buffer is obtained for each block. A flock tree is generated based on these information in such a manner that the clock skew between the higher level block is minimum. If a buffer is newly generated, then its placement position is adjusted based on the cell layout of the lower level block. Wire is distributed in the lower and then in the higher level blocks.

Ένα σχέδιο ορόφων και ένα σχεδιάγραμμα κυττάρων σε κάθε μια από μια πολλαπλότητα των φραγμών σχεδιάζονται. Ένα δέντρο ρολογιών παράγεται με έναν τέτοιο τρόπο ότι η λοξή κίνηση ρολογιών σε κάθε χαμηλότερο φραγμό επιπέδων είναι ελάχιστη. Η θέση τοποθέτησης ενός οδηγού ρολογιών ρίζας και οι πληροφορίες για μια περιοχή όπου τα κύτταρα μπορούν να τοποθετηθούν δίνονται στον ανώτερο φραγμό επιπέδων. Μια μέση αξία καθυστέρησης των τιμών καθυστέρησης από τον οδηγό ρολογιών ρίζας σε έναν ακραίο απομονωτή λαμβάνεται για κάθε φραγμό. Ένα δέντρο κοπαδιών παράγεται βασισμένος σε αυτές τις πληροφορίες με έναν τέτοιο τρόπο ότι η λοξή κίνηση ρολογιών μεταξύ του φραγμού πιό υψηλού επιπέδου είναι ελάχιστη. Εάν ένας απομονωτής παράγεται πρόσφατα, κατόπιν η θέση τοποθέτησής της ρυθμίζεται βασισμένος στο σχεδιάγραμμα κυττάρων του χαμηλότερου φραγμού επιπέδων. Το καλώδιο διανέμεται φραγμούς σε του χαμηλότερου και έπειτα στους πιό υψηλού επιπέδου.