A microprocessor configured to dynamically switch its floating point load pipeline length from one stage in length to more than one stage in length is disclosed. The microprocessor may perform normal loads and detect denormal loads in a single clock cycle. The microprocessor temporarily stores each scheduled floating point instruction in a reissue buffer for at least one clock cycle. When a denormal load instruction is detected, the microprocessor is configured to add one or more stages to the floating point load pipeline to allow the denormal value to complete the conversion to an internal format. The longer pipeline is then used for all loads that follow the denormal load until there is an idle clock cycle or an abort occurs. At that point, the pipeline reverts back to its original shorter state. In addition, the microprocessor may be configured to cancel instructions scheduled assuming the denormal load would take only one clock cycle to complete. The canceled instruction is then "replayed" during a later clock cycle from the reissue buffer. A method for performing denormal loads and a computer system are also disclosed.

Um microprocessador configurarado para comutar dinâmicamente seu comprimento do encanamento da carga do ponto flutuando de um estágio no comprimento a mais de um estágio no comprimento é divulgado. O microprocessador pode executar cargas normais e detectar cargas denormal em um único ciclo de pulso de disparo. O microprocessador armazena temporariamente cada instrução programada do ponto flutuando em um amortecedor do reissue para ao menos um ciclo de pulso de disparo. Quando uma instrução denormal da carga é detectada, o microprocessador está configurarado para adicionar um ou mais estágio ao encanamento da carga do ponto flutuando para permitir que o valor denormal termine a conversão a um formato interno. O encanamento mais longo é usado então para todas as cargas que seguem a carga denormal até que haja um ciclo de pulso de disparo inativo ou um aborto ocorrer. Nesse ponto, o encanamento reverts para trás a seu estado mais curto original. Além, o microprocessador pode ser configurarado para cancelar as instruções programadas supondo a carga denormal faria exame de somente um ciclo de pulso de disparo para terminar. A instrução cancelada então "replayed" durante um ciclo de pulso de disparo mais atrasado do amortecedor do reissue. Um método para executar cargas denormal e um sistema computatorizado são divulgados também.