A circuit and method thereof for arbitrating between a first power source and a second power source in a computer system peripheral device such as a network adapter (e.g., a network interface card) that is connected to multiple power sources. The circuit includes a field effect transistor (FET) and a diode integral with the FET coupled between the first power source and the second power source. The FET is adapted to conduct current from the second power source when power is not available from the first power source, and to substantially prevent current from flowing from the first power source to the second power source. The circuit also includes a voltage regulator coupled between the first power source and the second power source, adapted to regulate voltage such that a voltage from the first power source and a voltage from the second power source are approximately equal.

Un circuito y un método de eso para arbitrar entre una primera fuente de energía y una segunda fuente de energía en un dispositivo periférico del sistema informático tales como adaptador de la red (e.g., una tarjeta de interfaz de la red) que está conectado con las fuentes de energía múltiples. El circuito incluye un transistor de efecto de campo (FET) y un integral del diodo con el FET juntado entre la primera fuente de energía y la segunda fuente de energía. El FET se adapta para conducir la corriente de la segunda fuente de energía cuando la energía no está disponible de la primera fuente de energía, y para evitar substancialmente que la corriente fluya de la primera fuente de energía a la segunda fuente de energía. El circuito también incluye un regulador de voltaje juntado entre la primera fuente de energía y la segunda fuente de energía, adaptadas para regular voltaje tales que un voltaje de la primera fuente de energía y un voltaje de la segunda fuente de energía son aproximadamente iguales.

 
Web www.patentalert.com

< Method and apparatus for interleaving for information transmission or storage applications

< Method and apparatus for denormal load handling

> User authentication in a communications network

> Multiple-data bus architecture for a digital signal processor using variable-length instruction set with single instruction simultaneous control

~ 00071