The present invention may be introduced to an architecture such as a personal computer or an amusement equipment for realizing a high-speed graphic processing and provides an optimum arrangement along the flow of information in the case where a frame buffer, a command memory and an image processor are incorporated in one chip in order to improve the drawing performance of an image processing device. Thereby, unnecessary drawing-around of wiring is eliminated and it is possible to reduce the chip area. Further, since the wiring length is shortened, signal delay becomes small, thereby enabling a high-speed operation.

Η παρούσα εφεύρεση μπορεί να εισαχθεί σε μια αρχιτεκτονική όπως ένας προσωπικός υπολογιστής ή ένας εξοπλισμός διασκέδασης για μια μεγάλη γραφική επεξεργασία και παρέχει μια βέλτιστη ρύθμιση κατά μήκος της ροής των πληροφοριών στην περίπτωση όπου ένας απομονωτής πλαισίων, μια μνήμη εντολής και ένας επεξεργαστής εικόνας ενσωματώνονται σε ένα τσιπ προκειμένου να βελτιωθεί απόδοση σχεδίων μιας συσκευής επεξεργασίας εικόνας. Με αυτόν τον τρόπο, περιττός σχέδιο-γύρω της καλωδίωσης αποβάλλεται και είναι δυνατό να μειωθεί η περιοχή τσιπ. Περαιτέρω, δεδομένου ότι το μήκος καλωδίωσης κονταίνουν, η καθυστέρηση σημάτων γίνεται μικρή, με αυτόν τον τρόπο επιτρέποντας μια μεγάλη λειτουργία.

 
Web www.patentalert.com

< (none)

< Automatic input impedance balancing for electrocardiogram (ECG) sensing applications

> Hybrid-linear-bicubic interpolation method and apparatus

> (none)

~ 00054