A memory device including an n-channel transistor and p-channel transistor, both transistors having a source, a drain and a gate, the source and drains of the transistors being connected in series and the gates of the transistors being connected together, with each transistor having a ferroelectric material separating the gate from the source and drain thereof. Preferably a single ferroelectric material acts as the ferroelectric material for both transistors and a single gate acts as the gate for both transistors. Beneficially the device includes a single substrate having an n-type source, an n-type drain, a p-type source and a p-type drain formed in a surface thereof and a single area of the substrate which separates all of these regions from each other has intrinsic doping only. The invention also relates to a method of manufacturing such memory devices.

Un bloc de mémoires comprenant un transistor de n-canal et transistor de p-canal, les deux transistors ayant une source, un drain et une porte, la source et des drains des transistors étant reliés en série et les portes des transistors étant reliés ensemble, à chaque transistor ayant un matériel ferroelectric séparer la porte de la source et s'écoulent en. De préférence un matériel ferroelectric simple agit en tant que matériel ferroelectric pour les deux transistors et une porte simple agit en tant que porte pour les deux transistors. Avantageusement le dispositif inclut un substrat simple ayant un n-type source, un n-type drain, un p-type source et un p-type drain formé dans une surface en et un seul secteur du substrat qui sépare toutes ces régions de l'un l'autre a la qualité intrinsèque enduire seulement. L'invention se relie également à une méthode de fabriquer de tels blocs de mémoires.