A computer system includes a processor for executing a program and an interruption handler from a memory. The processor includes an instruction pointer indicating a memory location of a current executing instruction. The processor executes a trampoline check instruction in the program which tests a condition and if the condition is true, causes an interruption and supplies an address displacement. The interruption handler responds to the interruption and restarts execution of the program at a restart point indicating a memory location of a special handler in the program. The restart point is a sum of the address displacement and a value of the instruction pointer at the time of the interruption. If the condition is false, normal control flow of the program is continued.

Un système informatique inclut un processeur pour exécuter un programme et un traiteur d'interruption d'une mémoire. Le processeur inclut un indicateur d'instruction indiquant un endroit de mémoire d'une instruction courante d'exécution. Le processeur exécute une instruction de contrôle de trempoline dans le programme qui examine une condition et si la condition est vraie, cause une interruption et assure un déplacement d'adresse. Le traiteur d'interruption répond à l'interruption et remet en marche l'exécution du programme à un point de relancement indiquant un endroit de mémoire d'un traiteur spécial dans le programme. Le point de relancement est une somme du déplacement d'adresse et une valeur de l'indicateur d'instruction à l'heure de l'interruption. Si la condition est fausse, l'écoulement normal de commande du programme est continué.

 
Web www.patentalert.com

< (none)

< Digital image scrambling for image coding systems

> Processor having a datapath and control logic constituted with basis execution blocks

> (none)

~ 00056