A method for implementing a large multiplexer with FPGA lookup tables. Logic that defines a multiplexer is detected and implemented according to the number of inputs and the target FPGA architecture. In one situation, a large multiplexer is implemented in two stages. The first stage implements wide AND functions of each of the input signals using lookup tables and carry logic. In a second stage, the resulting decoded input signals are combined in a wide OR gate again formed from lookup tables and a carry chain. In another situation, the multiplexer is implemented as a tree structure using lookup tables that implement 2:1 multiplexers in combination with other 2:1 multiplexers provided by configurable logic blocks of the FPGA.

Eine Methode für das Einführen eines großen Mehrfachkopplers mit FPGA Nachschlagentabellen. Logik, die einen Mehrfachkoppler definiert, wird entsprechend der Zahl der Eingänge und der Architektur des Ziels FPGA ermittelt und eingeführt. In einer Situation wird ein großer Mehrfachkoppler in zwei Stadien eingeführt. Die erstes Stadium Werkzeuge die weit UND Funktionen von jedem der Eingangssignale mit Nachschlagentabellen und tragen Logik. In einem zweiten Stadium werden die resultierenden decodierten Eingangssignale in einem breitem ODER in einem Gatter wieder gebildet von den Nachschlagentabellen und von einer tragenkette kombiniert. In einer anderen Situation wird der Mehrfachkoppler als Baumstruktur mit Nachschlagentabellen eingeführt, die die 2:1 Mehrfachkoppler im Verbindung mit anderen 2:1 Mehrfachkopplern einführen, die von den konfigurierbaren Logikblöcken des FPGA bereitgestellt werden.