An apparatus to power up an integrated device from a low power state wherein the clock circuit for generating the internal clocks has been disabled is provided. A small set of programmable registers is reserved inside the CPU interface unit (CIF) of an integrated device (e.g., a display/graphics controller) which can be accessed by the CPU even during a low power state mode (e.g., software controlled sleep mode D3 in the preferred embodiment). The programmable registers store programmed bits that are used in indicating to the Power Management Unit (PMU) the desired power state and whether the clock circuits are to be enabled or disabled. The programmable registers also store multiplication and division factors to be used by the clock circuits in determining their clock rate. Using this information, the integrated device can go through a predetermined power sequence to transition from the low power state to the normal state which includes powering up the clock circuits (e.g., PLLs and oscillator).

Um instrumento para power acima um dispositivo integrado de um estado baixo do poder wherein o circuito do pulso de disparo para gerar os pulsos de disparo internos foi incapacitado é fornecido. Um jogo pequeno de registos programáveis é reservado dentro da unidade da relação do processador central (CIF) de um dispositivo integrado (por exemplo, um controlador de display/graphics) que possa ser alcançado pelo processador central mesmo durante uma modalidade baixa do estado do poder (por exemplo, modalidade controlada software D3 do sono na incorporação preferida). A loja programável dos registos programou os bocados que são usados em indicar à unidade da gerência do poder (PMU) o estado desejado do poder e se os circuitos do pulso de disparo devem ser permitidos ou incapacitado. Os registos programáveis armazenam também os fatores da multiplicação e da divisão a ser usados pelos circuitos do pulso de disparo em determinar sua taxa de pulso de disparo. Usando esta informação, o dispositivo integrado pode atravessar uma seqüência predeterminada do poder à transição do estado baixo do poder ao estado normal que inclui powering acima os circuitos do pulso de disparo (por exemplo, PLLs e oscilador).