Reference level generating circuit in a memory device includes a first amplifier and a second amplifier each for comparing and amplifying a reference bitline level and a fedback preliminary reference level. A reference level adjuster receives signals from the first and second amplifiers, adjusts the signals to desired reference levels, and feeds the signals back to the first and second amplifiers. A reference level stabilizer stabilizes a reference level from the reference level adjuster, and a pull-down circuit drops an output from the reference level stabilizer by a required level in bitline precharging. An operational controller controls operation of the first and second amplifiers, the reference level adjuster, the reference level stabilizer, and the pull-down circuit. The reference level generating circuit and devices using such circuit improves data sensing rate and device reliability.

Il livello di riferimento che genera il circuito in un dispositivo di memoria include un primo amplificatore e un secondo amplificatore ciascuno per confrontare e l'amplificazione un livello di bitline di riferimento e del livello di riferimento preliminare del fedback. Un regolatore del livello di riferimento riceve i segnali dai primi e secondi amplificatori, registra i segnali ai livelli di riferimento voluti ed introduce i segnali di nuovo ai primi e secondi amplificatori. Uno stabilizzatore del livello di riferimento stabilizza un livello di riferimento dal regolatore del livello di riferimento e un circuito pull-down cade un'uscita dallo stabilizzatore del livello di riferimento da un livello richiesto nel precaricamento di bitline. Un funzionamento operativo di comandi del regolatore dei primi e secondi amplificatori, del regolatore del livello di riferimento, dello stabilizzatore del livello di riferimento e del circuito pull-down. Il livello di riferimento che genera il circuito ed i dispositivi che per mezzo di tale circuito migliora i dati che percepiscono l'affidabilità del dispositivo e di tasso.