A method for providing a core for a programmable logic device (PLD) is provided. In this method, a vendor can designate the size and ports of a core. Using this information, a user can generate a top-level design that can accommodate the core. The user can then submit that top-level design to the vendor, or a third party designated by the vendor, to generate a complete configuration bitstream for the PLD. The user can use this configuration bitstream to program the PLD, thereby implementing the top-level design including the core. The number of bits in this configuration bitstream is typically large enough to render reverse engineering economically unfeasible. Thus, the method allows vendors to retain control over their proprietary core IP and discourages undetectable use of this IP.

Un método para proporcionar una base para un dispositivo de lógica programable (PLD) se proporciona. En este método, un vendedor puede señalar el tamaño y los puertos de una base. Usando esta información, un usuario puede generar un diseño a nivel superior que pueda acomodar la base. El usuario puede entonces someter que a nivel superior diseñe al vendedor, o terceros señalados por el vendedor, para generar un bitstream completo de la configuración para el PLD. El usuario puede utilizar este bitstream de la configuración para programar el PLD, de tal modo poniendo el diseño en ejecucio'n a nivel superior incluyendo la base. El número de pedacitos en este bitstream de la configuración es típicamente grande bastante hacer la ingeniería reversa económicamente irrealizable. Así, el método permite que los vendedores conserven control sobre su IP propietario de la base y desalienta uso imperceptible de este IP.