In a serial-to-parallel conversion (SPC) circuit for digital data which converts the digital data serially inputted, into parallel digital data, and which outputs the parallel digital data; clock signals at frequencies which are, at the highest, 1/2 of the frequency of the input digital data are employed for operating the SPC circuit, whereby the SPC circuit is improved in power dissipation, stability and reliability.

In een periodiek-aan-parallelle omzettings (SPC) kring voor digitale gegevens die de digitale in afleveringen ingevoerde gegevens, in parallelle digitale gegevens omzetten, en die output de parallelle digitale gegevens; de klok signalen bij frequenties die, bij het hoogst, 1/2 van de frequentie van de input digitale gegevens zijn zijn aangewend voor het in werking stellen van de kring van SPC, waardoor de kring van SPC in machtsdissipatie, stabiliteit en betrouwbaarheid beter is.