A data synchronizer transfers information across an asynchronous interface by using system domain and core domain logic on either side of the asynchronous interface. Information registers receive data beats from a data bus coupled to an external system. Each data beat is loaded into the registers in sequential order. A corresponding system valid bit is provided for each register and is set when the corresponding register is loaded. In the core domain, a corresponding set of core valid bit registers is set in response to the system valid bit registers being set. A data sampler monitors the core valid bits in sequential order and controls a multiplexor to select a corresponding one of the registers that contains valid data. The data sampler resets the core valid bits which in-turn reset the system valid bits to signal the completion of a data transfer across the asynchronous interface.

Синхронизатор данных возвращает информацию через асинхронную поверхность стыка путем использовать логику домена системы и домена сердечника on either side асинхронной поверхности стыка. Регистры информации получают удары данных от шины данных соединенной к внешней системе. Каждый удар данных нагружен в регистры в последовательном заказе. Соответствуя бит системы действительный обеспечен для каждого регистра и установлен когда соответствуя регистр нагружен. В домен сердечника, соответствуя комплект регистров бита сердечника действительных установлен in response to будучи устанавливанным регистры бита системы действительные. Образец данных контролирует биты сердечника действительные в последовательном заказе и контролирует мультиплексор для того чтобы выбрать соответствуя один из регистров содержит действительные данные. Образец данных переустановит биты сердечника действительные в-povoracivaht возврат биты системы действительные к сигналу завершение передачи данных через асинхронную поверхность стыка.