A semiconductor integrated circuit is disclosed, in which a memory is activated at high speed in commensurate with a high-speed logic circuit mounted with the memory in order to reduce the cost using a DRAM of a 3-transistor cell requiring no capacitor. A pair of data lines connected with a plurality of memory cells having the amplification function are set to different precharge voltage values, thereby eliminating the need of a dummy cell. The elimination of the need of the dummy cell unlike in the conventional DRAM circuit using a gain cell reduces both the required space and the production cost. A hierarchical structure of the data lines makes a high-speed operation possible. Also, a DRAM circuit can be fabricated through a fabrication process matched with an ordinary logic element.

Un circuito integrato a semiconduttore è rilevato, in cui una memoria è attivata all'alta velocità in proporzionato ad un circuito logico ad alta velocità montato con la memoria per ridurre il costo usando un DRAM di una cellula 3-transistor che non richiede condensatore. Un accoppiamento delle linee di dati relative ad una pluralità di cellule di memoria che hanno la funzione di amplificazione è regolato ai valori differenti di tensione di precarica, quindi eliminanti il bisogno di una cellula fittizia. L'eliminazione del bisogno della cellula fittizia dissimile nel circuito convenzionale di DRAM che usando una cellula di guadagno riduce sia lo spazio richiesto che il costo di produzione. Una struttura gerarchica delle linee di dati permette un funzionamento ad alta velocità. Inoltre, un circuito di DRAM può essere fabbricato con un processo di montaggio abbinato con un elemento ordinario di logica.